Elementos de memoria

Enrique Pastor Llorens

Abril 1999

Disseny Bàsic VLSI

Departament d'Arquitectura de Computadors
Universitat Politècnica de Catalunya

Memorias

La utilización de semiconductores ha permitido el desarrollo de tecnologías para almacenar grandes cantidades de información digital. En la actualidad se ha alcanzado la cifra de 64 Mbits de lectura/escritura en un circuito integrado.

Los parámetros básicos que definen la calidad de una memoria son:

- El área o el coste por bit.
- El tiempo de acceso o velocidad.
- El consumo estático y dinámico.

Las memorias se pueden categorizar dentro de tres grandes familias según la funcionalidad que realizan:

- Read-Only Memories (ROM).
- Random Access memories (RAM).
- Content-Addressable Memory (CAM).

Estructura general de una memoria

En general, toda memoria dispone de cuatro tipos de elementos:

- Las celdas de memoria donde se almacena la información.
- Un conjunto de decodificadores que determinan sobre que celda se realiza la operación de lectura/escritura.
- Lógica de escritura.
- Lógica de lectura.

Las celdas de memoria se organizan como una matriz de N filas y M columnas. La dirección que indica sobre que celda se trabaja se divide en una decodificación de filas y una decodificación de columnas.

Estructura general de una memoria



Memorias ROM

Las memorias de tipo ROM están diseñadas para almacenar de forma mas o menos permanente una determinada información. Entendemos por permanente el echo de que la información no desaparezca al desconectar la alimentación.

Dependiendo de los mecanismos de construcción los tipos de memoria ROM existentes son:

- Programables por mascaras.
- ROMs programables (PROM).
- Erasable PROM (EPROM).
- Electrically Erasable PROM (EEPROM).

Las memorias ROM pueden verse como un circuito combinacional que produce una determinada salida para cada combinación de entradas.

Memorias ROM



R1	R2	R3	R4	C1	C2	C3	C4
1	0	0	0	0	1	0	1
0	1	0	0	0	0	1	1
0	0	1	0	1	0	0	1
0	0	0	1	0	1	1	0

Memorias ROM



Memorias RAM Estáticas

La estructura de las RAM es similar a las ROM, pero utilizan una configuración mono/bi-columna. La bi-columna:

- Incrementa el área de la implementación.
- Aumenta la velocidad de lectura.



Memorias RAM Estáticas

Celda para guardar un bit de forma estatica:

- Estructura diferencial.
- La lectura/escritura se realiza por las mismas conexiones.



Memorias RAM Estáticas

Operación de lectura de la celda:

- Bit y $\overline{Bit}$ en alta impedancia.
- Señal de $Word$ activada.



Memorias RAM Estáticas

Operación de escritura en la celda:

- Bit y $\overline{Bit}$ complementadas y cargadas por un buffer.
- Señal de $Word$ activada.
- La escritura se realiza por "fuerza bruta".



Memorias RAM Estáticas

La operación de lectura es muy sensible ya que un único transistor en la celda debe cargar/descargar toda la longitud de la columna.

Para ello se utiliza un bloque “sense amplifier” que detecta pequeñas variaciones en la columna y las amplifica en dos fases:

Fase 1:

- Se precarga las columnas a $2,5v$.
- Se lee la información diferencial.

Fase 2:

- El sense amplifier detecta la variación.
- Se genera la salida adecuada.
- El bit leido es amplificado para evitar su perdida.

Memorias RAM Estáticas

- Activado la señal de precarga de cargan las columnas a $2,5v$.
- Desactivado la pregarga y activado $Word$ se procede a la lectura.
- La lectura modifica ligeramente los valores precargados.



Memorias RAM Estáticas

- El amplificador detecta la variación y genera la salida.
- Finalmente, realimenta los valores para completar la carga/descarga de las columnas.



Memorias RAM Estáticas

Celda con múltiples ports de lectura/escritura:

- Cada columna permite un acceso concurrente de lectura/escritura.
- Conflicto de escritura sobre el mismo bit.



Memorias RAM Dinámicas

Se reduce el número de transistores por celda:

- Mayor nivel de integración.
- Menor velocidad de lectura.
- Es preciso refrescar la información de forma periodica.

En esta estructura, los 0 se almacenan estáticamente mientras que los 1 se almacenan dinámicamente.

Celda de 4 transistores



Memorias RAM Dinámicas

- Acceso de lectura/escritura por columnas separadas.
- Bit almacenado en la capacidad de puerta de un transistor.
- Lectura del bit complementado.



Memorias RAM Dinámicas

- Acceso de lectura/escritura por la misma columna.
- Bit almacenado en la capacidad de difusión de un transistor.
- Lectura/escritura destructiva. Es preciso regenerar la señal.



Memorias RAM Dinámicas

- Acceso de lectura/escritura por la misma columna.
- Bit almacenado en una capacidad enterrada bajo el transistor.
- Lectura/escritura destructiva. Es preciso regenerar la señal.



Memorias CAM

- Utilizadas en el diseño de memorias CACHE.
- Utiliza un bloque CAM junto con un bloque RAM.



Memorias CAM

- Estructura de celda estática.
- Lógica adicional de lectura para detectar el *match*.



Memorias CAM

- El dato a detectar se almacena en una fila.
- La señal *match* se precarga a 1.
- Si alguna celda evalua a 0 implica que los dos números no son iguales.
- Si ninguna celda evalua a 0 los dos números son iguales.



Memorias CAM

Si el dato almacenado coincide con el dato en la entrada:

el transistor de descarga no se activa y la señal de *match* se mantiene a 1.



Memorias CAM

Si el dato almacenado no coincide con el dato en la entrada:

el transistor de descarga se activa y la señal de *match* se descarga a 0.



Memorias CAM

Estructura de una memoria CAM: